SimDE™ MODEL

 

IBIS model建模及验证

 
 

SimDE™ MODEL 概述

 
电路与模型之模拟,对于高速的系统设计而言日趋重要。其可对设计性能进行最佳化设定,减少设计週期,降低样品花费及加速产品的上市。电子化 I/O 模型称的上是进阶晶片及系统模拟的起点,其可完成更迅速更精确的模拟。

信号完整性建模环境(Signal Integrity Model Development Environment, SIMDETM) 提供了图形化之建模验证环境,对于模型开发及验证提供良好的解决方法。特别是所提供的自动SI 模型生成及验证程序(目前版本IBIS模型以及SPICE 巨集模型建模及未来Verilog-A 及VHDL-AMS建模)

更加迅速精确之模型建构
IBIS 5.0 PDN [Composite Current] 以及 [ISSO_*] 讯息
整合HSPICE, Spectre, Eldo以及TISpice3等模拟验证环境

IBIS模型的建立及验证

 
SIMDETM 提供自动IBIS buffer模型建立及验证程序。包括图形使用者介面对SPICE buffer节点进行映像,同时提供电路图编辑模式对其它节点进行设定。可自动执行Synopsys的HSPICE撷取出SPICE buffer的buffer行为特性,而在过程中不必手动编辑。 对于IBIS buffer模型的生成,SIMDETM 可提供无缝的验证环境。当生成IBIS buffer时,其可记忆SPICE模型裡所有设定并使用这些设定进行验证。它同时提供详细的DPI (Differential Peak Index) 以及DAI (Differential Average Index)讯息,并提供二者波形之检视,回报SPICE以及IBIS buffer之整体差异性。

SimDE Model 支援:

  • SPICE buffer节点之自动映像
  • 图像化节点设定
  • 自动SPICE模型萃取建立 IBIS buffer程序
  • Driving, Receiving模式自动Die-Capacitance萃取
  • 支援IBIS输入,输出,差动等所有模型之萃取
  • 易操作的 Typical / Minimum / Maximum 状态萃取
  • 内建IBIS 标准buffer 测试模组
  • 支援HSPICE, Spectre, Eldo及TISpice3等模拟器
  • 现有资料IBIS 模型萃取
  • IBIS buffer 模型验证表
  • Differential Peak Index (DPI) 以及Differential Average Index (DAI) 验证详细报告
  • IBIS buffer曲线检视以及On-die termination, non-monotonic 与load-line 交叉验证之详细报告 (SignalMeth™ IBIS 应用程式模组)
  • IBIS 5.0 PDN 讯息自动萃取
  • IBIS模型选择器,能更容易建立IBIS模型
  • 使用者自定义的 stimulus 设定
  • 支持 True-differential current-mode IBIS 模型撷取
  • 项目内多个IBIS model batch-mode 模式.

 

SPICE 巨集模型建立,拟合及验证


SIMDE™ 也提供SPICE巨集模型的整合流程来进行模型之建立,拟合及验证。其可让使用者从草图,基础的元件,内建标准元件库,或使用者自定义的black-boxes开始着手。所提供的树状画面能给予使用者图像架构,并针对不同结构层进行浏览。

拟合功能提供使用者针对巨集模型最佳化汇入Golden之波形图,并调校参数找出最接近Golden之最佳化设定。 易于使用之验证功能可针对使用者建立之巨集模型进行特定汇入之验证,使用者亦可汇入第三方的模型加以验证。SPICE巨集模型功能强大迅速,完整模拟使用者所需之各种模型。